Я собираюсь написать синтаксический анализатор языка verilog (или vhdl) и сделаю много манипуляций (рода преобразований) анализируемых данных. Я намерен проанализировать действительно большие файлы (полный дизайн Verilog, размером до 10 000 строк), и в конечном итоге я буду поддерживать большую часть Verilog. Я нене против печатать, но я неЯ не хочу переписывать любую часть кода всякий раз, когда я добавляю поддержку какого-то другого правила.

В Haskell, какую библиотеку вы бы порекомендовали? Я знаю Haskell и раньше использовал Happy (чтобы играть). Я чувствую, что есть возможность использовать Parsec для преобразования анализируемой строки в коде (что является большим плюсом). У меня нет опыта работы с uu-paringlib.

Итак, чтобы разобрать полную грамматику verilog / VHDL, какой из них рекомендуется? Моя главная забота - это легкость иправильность с помощью которого я могу манипулировать проанализированными данными по своей прихоти. Скорость не является главной задачей.