Resultados de la búsqueda a petición "makefile"
¿Cómo se puede pasar una definición de macro como argumento para hacer?
Deseo definir una macro en C pasándola como argumento paramake, que se llama desde la línea de comandos. Antecedentes: quiero la directiva#define ENABLE_OPT 1 para ser incluido en mi código fuente C cuando se elige una determinada opción de ...
ignorar el símbolo (@) en los archivos MAKE
En los archivos MAKE, una línea prefijada con un símbolo atdeshabilita la impresión de la salida [http://osr507doc.sco.com/en/tools/make_example.html]. Tengo un archivo MAKE donde cada línea tiene como prefijo un at, pero para la depuración ...
¿Algún uso interesante de Makefiles para compartir?
"make" no solo es útil para construir su proyecto de programación, sino que parece estar infrautilizado en otras áreas. Por ejemplo, muchos scripts de shell pueden reescribirse como Makefiles para permitir que partes independientes se ejecuten ...
Construyendo el programa C “fuera del árbol fuente” con GNU make
Me gustaría construir un proyecto C para mi microcontrolador con la herramienta de creación GNU. Me gustaría hacerlo de manera limpia, de modo que mi código fuente no esté lleno de archivos de objetos y otras cosas después de la compilación. Así ...
¿Cómo hacer que printf funcione en STM32F103?
Soy nuevo en el mundo de STM32F103. Tengo un código de demostración para STM32F103 y estoy usando arm-none-eabi para compilarlo. Intenté lo que pude encontrar en Google, pero nada funcionó hasta ahora. Ya he pasado tres días en el ...
Compilar un solo archivo en el proyecto CMake?
Estoy desarrollando un proyecto C ++ que se incluirá en uno más grande. He visto que en el proyecto más grande (es una aplicación Qt y se está generando a partir de qmake) puedo compilar un solo archivo desde la línea de comando de Linux, ...
Regla genérica de makefile a CMake
Estoy tratando de "traducir" las líneas fluidas del archivo MAKE vainilla a la sintaxis CMake. SRCS = $(wildcard *.foo) OBJS = $(SRCS:.foo=.bar) my_rule: $(OBJS) %.bar: %.foo make_bar_from_foo $@ $< Intento feo de trabajoFILE(GLOB SRCS ...
haciendo que todas las reglas dependan del Makefile mismo
Cuando cambio un Makefile, sus reglas pueden haber cambiado, por lo que deberían reevaluarse, pero make no parece pensarlo. ¿Hay alguna manera de decir, en un Makefile, que todos sus objetivos, sin importar cuáles, dependen del Makefile mismo? ...
¿Hay buenas razones para no explotar '#! / Bin / make -f' en la parte superior de un archivo MAKE para dar un archivo ejecutable?
Principalmente para mi diversión, creé unmakefile en mi$HOME/bin directorio llamadorebuild.mk, y lo hizo ejecutable, y las primeras líneas del archivo leen: #!/bin/make -f # # Comments on what the makefile is for ... all: ${SCRIPTS} ${LINKS} ... ...
alias makefile
Por favor explique $ @ $ ^ $ en el archivo MAKE a continuación LIBS = -lkernel32 -luser32 -lgdi32 -lopengl32 CFLAGS = -Wall # (This should be the actual list of C files) SRC=$(wildcard '*.c') test: $(SRC) gcc -o $@ $^ $(CFLAGS) $(LIBS)