Resultados de la búsqueda a petición "intel"
¿Dónde se encuentra el búfer de combinación de escritura? x86
¿Cómo se conecta físicamente el búfer Write-Combine? He visto diagramas de bloques que ilustran una serie de variantes: Entre L1 y controlador de memoriaEntre el búfer de almacenamiento de la CPU y el controlador de memoriaEntre las AGU de la ...
¿Está usando el doble más rápido que el flotador?
Los valores dobles almacenan mayor precisión y son el doble del tamaño de un flotador, pero ¿están las CPU Intel optimizadas para flotadores? Es decir, ¿las operaciones dobles son tan rápidas o más rápidas que las operaciones flotantes para +, ...
Anomalía significativa en el rendimiento de FMA experimentada en el procesador Intel Broadwell
Código1: vzeroall mov rcx, 1000000 startLabel1: vfmadd231ps ymm0, ymm0, ymm0 vfmadd231ps ymm1, ymm1, ymm1 vfmadd231ps ymm2, ymm2, ymm2 vfmadd231ps ymm3, ymm3, ymm3 vfmadd231ps ymm4, ymm4, ymm4 vfmadd231ps ymm5, ymm5, ymm5 vfmadd231ps ymm6, ymm6, ...
¿Qué instrucciones cuenta la herramienta 'instCount' Pin?
Ejecuto pintool 'instCount' en el programa básico C con cuerpo vacío dentro de la función principal. int main () { } Cuando ejecuto el ejecutable instCount en este programa, muestra alrededor de 86000 instrucciones. Incluso el programa es muy ...
¿Cómo funciona CLFLUSH para una dirección que aún no está en caché?
Estamos tratando de usar la instrucción Intel CLFLUSH para vaciar el contenido de caché de un proceso en Linux en el espacio de usuario. Creamos un programa en C muy simple que primero accede a una matriz grande y luego llama al CLFLUSH para ...
Deoptimizing a program for the pipeline in Intel Sandybridge-family CPU
He estado atormentando mi cerebro durante una semana tratando de completar esta tarea y espero que alguien aquí pueda guiarme hacia el camino correcto. Permítanme comenzar con las instrucciones del instructor: Su tarea es lo opuesto a nuestra ...
x86_64: ¿es IMUL más rápido que 2x SHL + 2x ADD?
Al mirar el ensamblaje producido por Visual Studio (2015U2) en/O2odo @ (lanzamiento) Vi que este fragmento de código C 'optimizado a mano' se traduce nuevamente en una multiplicación: int64_t calc(int64_t a) { return (a << 6) + (a << 16) - a; ...
¿Por qué Intel anuncia algunas latencias AVX de Haswell como 3 veces más lentas que Sandy Bridge?
En el Intelintrinsics ...
roblema del compilador @Intel (C ++) con la reducción de OpenMP en std :: vector
Since OpenMP 4.0, se admite la reducción definida por el usuario. Así que definí la reducción en std :: vector en C ++ exactamente desdeaqu [https://stackoverflow.com/a/43169193/5703783]. Funciona bien con GNU / 5.4.0 y GNU / 6.4.0, pero devuelve ...
Las instrucciones bloqueadas proporcionan una barrera entre los accesos débilmente ordenado
On x86,lock instrucciones prefijadas comolock cmpxchg proporcionan una semántica de barrera además de su operación atómica: para el acceso normal a la memoria en regiones de memoria de reescritura, las lecturas y escrituras no se reordenan ...