Resultados de la búsqueda a petición "cpu-architecture"
Confusión de métodos de direccionamiento de caché
He estado leyendo sobre las cuatro formas en que se puede abordar un caché:Etiquetado físicamente etiquetado físicamente (PIPT)Físicamente indexados y etique...
Cómo se ejecuta la instrucción Jump en función del valor de Out- The Alu Output
[/imgs/Tar62.png] Figura de los elementos del sistema informático (Nand2Tetris) Echa un vistazo al escenario donde j1 = 1 (out < 0 ) j2 = 0 (out = 0 ) j3 = 1 (out > 0 )Cómo es posible este escenario comofuera <0es cierto así comofuera> ...
¿Por qué el acceso a direcciones desalineadas genera 2 o más accesos?
Las respuestas normales a por qué la alineación de datos es acceder de manera más eficiente y simplificar el diseño de la CPU. Una pregunta relevante y sus respuestas esaquí [https://stackoverflow.com/questions/3025125/cpu-and-data-alignment]. Y ...
Ejecución de instrucciones fuera de orden: ¿se conserva el orden de confirmación?
Por un lado, Wikipedia escribe sobre los pasos de la ejecución fuera de orden: Buscar instrucciones.Despacho de instrucciones a una cola de instrucciones (también llamadas estaciones de reserva o reserva de instrucciones).La instrucción espera ...
¿Por qué Skylake es mucho mejor que Broadwell-E para el rendimiento de memoria de un solo subproceso?
Tenemos un punto de referencia de rendimiento de memoria simple. Todo lo que hace es memcpy repetidamente para un gran bloque de memoria. Al observar los resultados (compilados para 64 bits) en algunas máquinas diferentes, las máquinas Skylake ...
¿Cómo contar exactamente la tasa de aciertos de un caché mapeado directo?
Tenemos un caché dado con 8 cuadros y está directamente mapeado. Se ha observado la siguiente secuencia de acceso en los bloques de memoria principales: 2 5 0 13 2 5 10 8 0 4 5 2Cuente la tasa de aciertos de este caché organizado. Solución: ...
Acceso y actualización de caché asociativo bidireccional con la misma etiqueta y bits de desplazamiento
Estoy confundido sobre cómo se accede a los datos en un caché asociativo de 2 vías. Por ejemplo, C = ABS C = 32KB A = 2 B = 32bits S = 256 offset = lg(B) = 5 index = lg(S) = 8 tag = 32 - offset - index = 19Digamos que tengo las siguientes ...
¿Cómo se programan exactamente los uops x86?
Las CPU x86 modernas descomponen el flujo de instrucciones entrantes en microoperaciones (uops1) y luego programar estos uopsfuera de servicio [https://en.wikipedia.org/wiki/Out-of-order_execution]a medida que sus entradas estén listas. Si bien ...
¿Los procesadores utilizan Intel QuickPath Interconnect (QPI) para acceder a la memoria?
he leídoUna introducción a la interconexión Intel® QuickPath [http://www.intel.com/content/www/us/en/io/quickpath-technology/quick-path-interconnect-introduction-paper.html] . El documento no menciona que los procesadores usan QPI para acceder a ...
¿Cómo ocurre el reenvío de la tienda a la carga en caso de acceso de memoria no alineado?
Conozco la arquitectura de la cola de carga / tienda para facilitar el reenvío de la tienda a la carga y la desambiguación de las cargas especulativas fuera de orden. Esto se logra utilizando las direcciones coincidentes de carga ...