Resultados de la búsqueda a petición "cpu-architecture"
El contador del programa tiene la dirección actual o la dirección de la próxima instrucción?
Siendo principiante y autodidacta, estoy aprendiendo asamblea y actualmente leyendo el capítulo 3 del libro, The C Companion de Allen Hollub. No puedo entender la descripción de Program Counter o PC que describe en una máquina de demostración ...
¿Está LFENCE serializando en procesadores AMD?
n documentos recientes de Intel ISA, ellfencea instrucción @ se ha definido comoserializando el flujo de instrucciones (evitando la ejecución fuera de orden en él). En particular, ladescripció [http://felixcloutier.com/x86/LFENCE.html] de la ...
¿Por qué Intel cambió el mecanismo de predicción de rama estática durante estos años?
Desdeaqu [https://groups.google.com/forum/#!topic/mechanical-sympathy/pMN6TbXwOUc] Sé que Intel implementó varios mecanismos de predicción de rama estática en estos años: 80486 edad: siempre no tomado Pentium4 age: Hacia atrás tomado / Hacia ...
Si no uso cercas, ¿cuánto tiempo podría tomar un núcleo ver las escrituras de otro núcleo?
He intentado buscar en Google mi pregunta, pero sinceramente, no sé cómo formularla de manera sucinta. Suponga que tengo dos hilos en un sistema Intel multinúcleo. Estos subprocesos se ejecutan en el mismo nodo NUMA. Supongamos que el hilo 1 ...
La barrera de la memoria actúa como marcador y como instrucción?
He leído diferentes cosas sobre cómo funciona una barrera de memoria. Por ejemplo, el usuario Johana respuesta de @ enesta ...
¿Cuál es el beneficio del protocolo de coherencia de caché MOESI sobre MESI?
Me preguntaba qué beneficios tiene MOESI sobre el protocolo de coherencia de caché MESI, y qué protocolo es el preferido actualmente para las arquitecturas modernas. A menudo, los beneficios no se traducen en implementación si los costos no lo ...
¿Dónde se encuentra el búfer de combinación de escritura? x86
¿Cómo se conecta físicamente el búfer Write-Combine? He visto diagramas de bloques que ilustran una serie de variantes: Entre L1 y controlador de memoriaEntre el búfer de almacenamiento de la CPU y el controlador de memoriaEntre las AGU de la ...
Ejecución fuera de orden versus ejecución especulativa
He leído la página de Wikipedia sobreejecución fuera de orden [https://en.wikipedia.org/wiki/Out-of-order_execution]yejecución especulativa [https://en.wikipedia.org/wiki/Speculative_execution]. Sin embargo, lo que no entiendo son las ...
¿Qué sucede cuando diferentes núcleos de CPU escriben en la misma dirección RAM sin sincronización?
Supongamos que 2 núcleos están tratando de escribir valores diferentes en la misma dirección RAM (1 byte), en el mismo momento (más-menos eta), y sin usar instrucciones entrelazadas o barreras de memoria. ¿Qué sucede en este caso y qué valor se ...
¿Qué es un retpoline y cómo funciona?
Con el fin de mitigar la divulgación de memoria entre núcleos o procesos cruzados (elEspectro [https://spectreattack.com/spectre.pdf]ataque),$3Espectro4$ [https://lkml.org/lkml/2018/1/3/780], -mindirect-branch=thunk-extern introducido agcc para ...