ContributePreguntasPublicacionesEtiquetas
VIKEnut'
Iniciar sesiónRegistrarse

Es

РусскийDeutschPortuguês

Tema oscuro

Escribir
Iniciar sesiónRegistrarse

Tema oscuro

Es

РусскийDeutschPortuguês

¡Eres muy activo! ¡Es genial!

Regístrese para continuar usando todas las funciones de Techfeed

Registrarse

¿Ya estás registrado?SignInAction

Etiquetas Populares

subprocessip-addresswindows-xpcustom-buildjs-amdandroid-wifidaooledbdataadapterasecustom-data-attributemultiple-monitorssearchn-tier-architectureincompatibilitydupanimated-giftransaction-isolationprofiledrivejboss6.x

Preguntas relacionadas

5

Afirmar declaración en Verilog

3

Cómo inicializar contenidos de RAM de bloque inferido (BRAM) en Verilog

6

Verilog genera / genvar en un bloque siempre

2

Verilog, FPGA, uso de un registro unificado.

3

¿Cómo emular $ display usando Verilog Macros?

May 20, 2015, 06:07 PM
 
verilog

¿Cómo puedo instanciar un módulo dentro de una instrucción if en verilog?

if (btn[0] == 1)
    begin
        operaciones op(A,B,numop,C);
        display disp(C,led);
    end

Necesito crear una instancia dentro de esto si, ¿cómo puedo hacer eso?

Respuestas a la pregunta(2)

Su respuesta a la pregunta

Preguntas populares

0 la respuesta

Windows Azure no encuentra DLL de proyecto C ++ / CLI

0 la respuesta

Actualizar el cuadro de texto correctamente cuando se realiza un subprocesamiento en Visual Basic (VS 2012 V11)

0 la respuesta

dibujar el gráfico de dependencia para una clase de java

0 la respuesta

Comparando cuerdas lexicográficamente

0 la respuesta

Selector de fechas con la base de datos de knockout.js

© 2020. Todos los derechos reservados
Hecho con amor 

Es

РусскийDeutschPortuguês