Suchergebnisse für Anfrage "intel"
Wo ist VPERMB in AVX2?
AVX2 hat viele gute Sachen. Zum Beispiel enthält es viele Anweisungen, die strikt mächtiger sind als ihre Vorgänger. NehmenVPERMD [http://www.felixcloutier.com/x86/VPERMD.html]: Ermöglicht das beliebige Senden / Mischen / Permutieren von einem ...
Alignment und SSE seltsames Verhalten
Ich versuche, mit SSE zu arbeiten, und habe mich mit einem merkwürdigen Verhalten konfrontiert. Ich schreibe einfachen Code zum Vergleichen zweier Zeichenfolgen mit SSE Intrinsics, führe ihn aus und es funktioniert. Aber später verstehe ich, ...
Ist eine Intel-basierte Grafikkarte mit Tensorflow / GPU kompatibel?
Ist diese Grafikkarte mit Tensorflow / GPU kompatibel? *-display description: VGA compatible controller product: Haswell-ULT Integrated Graphics Controller vendor: Intel Corporation physical id: 2 bus info: pci@0000:00:02.0 version: 09 width: 64 ...
Intel Intrinsics-Handbuch - Latenz und Durchsatz
Kann jemand die in @ angegebenen Werte für Latenz und Durchsatz erkläreIntel Intrinsic Guide [https://software.intel.com/sites/landingpage/IntrinsicsGuide/#] ? Habe ich es richtig verstanden, dass die Latenz die Anzahl der Zeiteinheiten ist, die ...
GCC kompiliert die Anzahl der führenden Nullen nur schlecht, wenn Haswell @ angegeben ha
GCC unterstützt das__builtin_clz(int x) [https://gcc.gnu.org/onlinedocs/gcc-6.2.0/gcc/Other-Builtins.html#index-g_t_005f_005fbuiltin_005fclz-4249] builtin, das die Anzahl von @ zähführende Nulle (aufeinanderfolgende höchstwertige Nullen) im ...
Gibt es eine effizientere Möglichkeit, 4 aufeinanderfolgende Doubles in 4 YMM-Registern zu übertragen?
In einem Stück C ++ - Code, der etwas Ähnliches wie (aber nicht genau) Matrixmultiplikation ausführt, lade ich 4 zusammenhängende Doubles in 4 YMM-Register wie folgt: # a is a 64-byte aligned array of double __m256d b0 ...