Wie kann ich ein Modul in einer if-Anweisung in Verilog instanziieren?

Question

May 20, 2015, 06:07 PM

if (btn[0] == 1)
    begin
        operaciones op(A,B,numop,C);
        display disp(C,led);
    end

Ich muss es in diesem instanziieren, wenn, wie kann ich das tun?

Antworten auf die Frage(4)

Django Rest Framework - Detailseite von @ detail_route

Schreiben Sie XML in Base64-Codierung

@Autowired Bean funktioniert mit @Valid auf dem Controller, schlägt jedoch mit dem CRUD-Repository fehl

UIAlertView stürzt App auf iOS 7 ab

Umfassender ausfallsicherer Musikdienst für Android für mehrere Aktivitäten