Wie kann ich ein Modul in einer if-Anweisung in Verilog instanziieren?

Question

May 20, 2015, 06:07 PM

if (btn[0] == 1)
    begin
        operaciones op(A,B,numop,C);
        display disp(C,led);
    end

Ich muss es in diesem instanziieren, wenn, wie kann ich das tun?

Antworten auf die Frage(4)

Wie füttere ich das Visual Studio Clang-Format-Plugin mit einer Datei im Clang-Format?

Absolut positionierte div erweitern übergeordnete div-Höhe

Schaltfläche "Zurück" zur Aktionsleiste hinzufügen

Hash- und Salt-Passwörter in C #

Wie importiere ich das gesamte Paket, aber schließe einige in Clojure aus?