Nach Angaben des Compilers riscv-gcc wird die Binärdatei generiert. Diese Binärdateidaten werden über diese Signale zum Raketenchip geleitet.io_host_in_valid, Eingabe [15: 0] io_host_in_bits

Hier ist io_host_in_bits 16-Bit, also treiben wir die 2-mal für alle Befehlsdaten im Little-Endian-Modus. Wir erhalten keine Antwort vom Rocket Core (HTIF). Wie man den Rocket-Kern simuliert und ob es möglich ist, in Xilinx Vivado 2014 zu simulieren und das Design zu debuggen. Kann mir jemand dazu helfen

Regards, Santhosh Kumar.