на процессорах AMD.

ледних документах Intel ISAlfence инструкция была определена каксериализация потока команд (предотвращение неправильного исполнения через него). В частности,описание Инструкция включает в себя эту строку:

В частности, LFENCE не выполняется до тех пор, пока все предыдущие инструкции не будут выполнены локально, и никакие более поздние инструкции не начнут выполняться, пока LFENCE не завершится.

Обратите внимание, что это относится квсе инструкции, а не только инструкции по загрузке памяти, делаяlfence Больше чем просто забор упорядочения памяти.

Хотя это теперь появляется в документации ISA, неясно, является ли это «архитектурным», то есть подчиняться всем реализациям x86, или это специфично для Intel. В частности,процессоры AMD тоже лечатlfence как сериализовать поток инструкций?