Детали реализации аппаратного делителя с плавающей запятой

Я пытаюсь реализовать аппаратное деление 32-разрядного аппаратного делителя с плавающей точкой, и мне интересно, могу ли я получить какие-либо предложения относительно некоторых компромиссов между различными алгоритмами?

В настоящее время мой модуль с плавающей запятой поддерживает умножение и сложение / вычитание, но я не собираюсь переключать его на архитектуру с плавающей запятой с умножением-сложением (FMA), поскольку это встроенная платформа, в которой я пытаюсь минимизировать использование области.

Ответы на вопрос(1)

Ваш ответ на вопрос